你好！欢迎来到深圳市颖特新科技有限公司！
在身处技术驱动的大环境中，半导体设计需要做到更迅速，更节能以及更稳健。为了满足这一需求，半导体制造企业需要不断突破技术创新。通过对更多参数及其影响的分析，客户才能实现较现行设计方法更优秀的 PPA 目标。例如，全局额定值或全局的裕度会造成性能和功耗的显著浪费。为了应对类似挑战，Cadence 持续创新[详细]
内存条的时序参数是衡量内存模块性能的重要指标之一。其中，C14、C16和C18是常见的时序参数，表示内存模块的延迟和速度。颖特新将介绍这些时序参数的含义和影响，如果需要购买内存跳或者二eMCP等大容量存储产品，也可以联系我们。时序参数是指内存模块在处理数据时所需的时间。它们通常以CL（CAS Latency）的形[详细]
一、影响性能的主要时序参数所谓的影响性能是并不是指SDRAM的带宽，频率与位宽固定后，带宽也就不可更改了。但这是理想的情况，在内存的工作周期内，不可能总处于数据传输的状态，因为要有命令、寻址等必要的过程。但这些操作占用的时间越短，内存工作的效率越高，性能也就越好。非数据传输时间的主要组成部分就[详细]
说到51单片机的时钟首先想到51时怎么工作的呢?微型控制器要想工作必须要有一个“动力”，对于51单片机来说，这个“动力”就是时钟源。一般应用上会外接一个12MHz的晶振作为时钟源。一般第一种接法用的比较多。选择内部震荡方式时晶振旁边有两个小电容。这两个电容叫晶振的负载电容，[详细]
说到51单片机的时钟首先想到51时怎么工作的呢?微型控制器要想工作必须要有一个“动力”，对于51单片机来说，这个“动力”就是时钟源。一般应用上会外接一个12MHz的晶振作为时钟源。一般第一种接法用的比较多。选择内部震荡方式时晶振旁边有两个小电容。这两个电容叫晶振的负载电容，[详细]
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序[详细]
时序图时序图用于描述对象之间的传递消息的时间顺序, 即用例中的行为顺序.当执行一个用例时, 时序图中的每条消息对应了一个类操作或者引起转换的触发事件.在 UML 中, 时序图表示为一个二维的关系图, 其中, 纵轴是时间轴, 时间延竖线向下延伸. 横轴代表在协作中各个独立的对象. 当对象存在时, 生命线用一条虚[详细]
1. IIC总线基本概念1.1总线概述IIC总线是PHLIPS公司推出的一种串行总线，是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。1.2总线结构IIC总线是由数据线SDA和时钟线SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间可以进行双向传送，最高传送速率100kbps。[详细]
SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于 CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线[详细]
如图，为单片机AD转换器的一种：ADC0804单片集成A/D转换器。它采用CMOS工艺20引脚集成芯片，分辩率为8位，转换时间为100µs，输入电压范围为0～5V。芯片内具有三态输出数据锁存器，可直接接在数据总线上。 各引脚名称及作用如下：VIN(+)，VIN(-)——两模拟信号输入端，用以接收单[详细]
扫码关注我们
0755-82591179
传真：0755-82591176
邮箱：vicky@yingtexin.net
地址：深圳市龙华区民治街道民治大道973万众润丰创业园A栋2楼A08
Copyright © 2014-2023 颖特新科技有限公司 All Rights Reserved. 粤ICP备14043402号-4
