2013年以来，智能手机、平板电脑持续走热，存储器件作为智能硬件设备关键元器件也伴随市场需求不断演进迭代，存储器件存在于智能手机中的形态也与时俱进着。 目前市场上主流智能手机CPU与存储器件搭配大致分为三种形式：一是搭配Raw NAND加LPDDR，二是搭配eMMC加LPDDR，三是搭配eMCP。 一、搭配
现在手机集成度越来越高，今天颖特新科技给大家介绍下集成度更高的两种芯片：国产的eMCP与国产的uMCP，这两者都与之前介绍的eMMC、UFS和LPDDR有一定的关系。国产的eMCP是结合eMMC和LPDDR封装而成的智慧型手机记忆体标准，与传统的MCP相较之下，eMCP因为有内建的NAND Flash控制晶片，可以减少主晶片运算的负担，
摘要： eMCP(eMMC+LPDDR3)8GB+8Gb，新料目前报价约在$6.3美金上下浮动，同等容量回收的eMCP8GB+8Gb，行业内报价在18人民币左右，这就决定了eMCP在芯片回收领域大有可为。一颗集成电路芯片的生命历程就是点沙成金的过程：芯片公司设计芯片---芯片代工厂生产芯片---封测厂封装测试---整机商采购芯片用于整机生产。
DDR=Double Data Rate，即双倍数据速率。DDRSDRAM=双倍速率同步动态随机存储器，人们习惯称为DDR。其中，SDRAM 是Synchronous Dynamic Random Access Memory的缩写，即同步动态随机存取存储器。而DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展
SDR：Single Data Rate, 单倍速率DDR：Dual Data Rate， 双倍速率QDR：Quad Data Rate， 四倍速率DRAM：Dynamic RAM， 动态随机存储器， 每隔一段时间就要刷新一次数据才能够保存数据SRAM：Static RAM， 静态随机存储器， 静态随机存储器，不需要刷新电路，数据不会丢失SDRAM: Synchronous DRAM， 同步状态随机
DRAM内部分割成多个L-Bank，每个L-Bank形状相同，彼此独立，可以独立工作。早期的DRAM芯片内部分为2个L-Bank，后来是4个，DDR3内存芯片为8个。在进行寻址时需要先确定是哪个L-Bank，然后再在这个选定的L-Bank中选择相应的行与列进行寻址。对内存的访问，一次只能是一个L-Bank，而每次与CPU交换的数据就是 L-Ban
1.NAND颗粒：浮栅极物理结构单元，通过电压驱动电子，由电压值来判定bit位0或1。分为SLC、MLC、TLC三种flash颗粒，擦除次数分别为1万-10万、1千-1万、几百-1千次。寿命是NAND Flash的最大问题，其次是由于特殊的结构，擦除时延较大，在大量写的时候由于垃圾回收机制导致较大时延，但由于HDD的存在，NAND Flash在
NAND FLASH的结构原理图见图1，可见每个Bit Line下的基本存储单元是串联的，NAND读取数据的单位是Page，当需要读取某个Page时，FLASH 控制器就不在这个Page的Word Line施加电压，而对其他所有Page的Word Line施加电压（电压值不能改变FloatingGate中电荷数量），让这些Page的所有基本存储单元的D和S导通，而我们
NOR FLASH的结构原理图图1，可见每个Bit Line下的基本存储单元是并联的，当某个Word Line被选中后，就可以实现对该Word的读取，也就是可以实现位读取（即Random Ａccess），且具有较高的读取速率，图2是一个3*8bit的NOR FLASH的原理结构图，图3是沿Bit Line切面的剖面图，展示了NOR FLASH的硅切面示意图，这种并
NOR(或非)和NAND(与非)是市场上两种主要的Flash闪存，sNORFLASH 和CPU之间不需要其他电路控制，NOR flash可以芯片内执行程序，而NAND FLASH 和CPU 的接口必须由相应的控制电路进行转换， NAND FLASH 以块的方式进行访问，不支持芯片内执行。 NAND FLASH 比NOR FLASH 容量大，价格低， NAND flash中每个块的
